技術紹介

トップページ > 技術紹介

開発領域

豊富な最先端技術の開発経験に基づく超高速・広帯域メモリ設計技術を用いた4、8、12、16積層/パッケージ製品開発
① JEDEC標準DRAM :LP3、LP4、LP5、DDR4、DDR5、HBM
② カスタムメモリ :ワイドI/O(×64以上)、多チャネル(4、8)/パッケージ
③ 積層メモリ :Wafer on Wafer
④ 2.5、3D実装
⑤ 超高速、低消費電力パッケージ

実績

独自開発事例
プロジェクト 技術 特徴 開発状況
  • 超広帯域
  • 積層DRAM
  • 電源 : Bumpless TSV
  • 信号 : TCI
  • WOW積層
  • 超高バンド幅(1024 bit I/O)
  • Silicon interposerless 3次元実装
  • 試作
  • 評価
  • 積層DDR4
  • Bumpless TSV
  • WOW積層
  • ×64 DDR4 3200Mbps
  • 量産
  • (EOL)
  • カスタム
  • HBM2E
  • P2P
  • 超高バンド幅
  • Silicon interposerless 3次元実装
  • 開発
  • 大容量
  • 積層DDR4
  • 電源 : Bumpless TSV
  • 信号 : TCI/Bumpless TSV
  • WOW積層
  • 大容量DDR4 32Gbit/パッケージ
  • WOW対応高効率欠陥救済
  • 開発
  • 設計受託

    カスタムインタフェースを含む各種メモリ(DRAM/SRAM/MRAM)の開発において20件以上の設計実績があります。

    特許実績(登録済み件数)

    2021年6月現在 日本:13 米国:10 中国:2

    開発ロードマップ

    ロードマップ
    P2P :Pad to Pad interconnect TCI :ThruChip Interface
    FO-WLP :Fan Out Wafer Level Package MCP :Multi Chip Package
    CoSW :Chip on Stacked Wafer WOW :Wafer on Wafer

    技術の詳細については、お問合せ下さい。

  • 通常3営業日以内に担当者よりご連絡致します。